在當(dāng)今數(shù)字化時(shí)代，RSA-2048與ECC等經(jīng)典公鑰密碼體系構(gòu)成了網(wǎng)絡(luò)安全、金融交易和隱私保護(hù)的基石。然而，量子計(jì)算的崛起正對(duì)這一傳統(tǒng)加密體系構(gòu)成潛在威脅。理論上，量子計(jì)算機(jī)具備以遠(yuǎn)超經(jīng)典計(jì)算機(jī)的速度分解大整數(shù)和求解離散對(duì)數(shù)的能力，這意味著RSA和ECC加密可能在短時(shí)間內(nèi)被破解。這一前景既引發(fā)了技術(shù)界的興奮，也帶來了對(duì)現(xiàn)有安全體系的擔(dān)憂。

關(guān)于量子計(jì)算機(jī)的發(fā)展階段，學(xué)界和產(chǎn)業(yè)界存在不同觀點(diǎn)。有人認(rèn)為，經(jīng)典公鑰密碼的“倒計(jì)時(shí)”已經(jīng)啟動(dòng)；也有人指出，受限于制造難度，真正可用的量子計(jì)算機(jī)仍遙不可及。盡管市場(chǎng)上的論調(diào)各異，但核心問題始終未變：量子計(jì)算機(jī)距離破解經(jīng)典公鑰密碼還有多遠(yuǎn)？答案與量子芯片技術(shù)的發(fā)展密切相關(guān)。沒有高性能的量子芯片，用量子計(jì)算機(jī)破解經(jīng)典加密就無從談起。然而，制造強(qiáng)大的量子芯片面臨諸多挑戰(zhàn)。

量子芯片，即放置量子比特（約瑟夫森結(jié)）的芯片，也被稱為量子處理器。要構(gòu)建更多量子比特的芯片，主要面臨三大難題：布線問題、串?dāng)_問題和半導(dǎo)體良品率問題。

布線問題是量子芯片制造的首要挑戰(zhàn)。每個(gè)量子比特需要多根線纜（如控制線、讀出線），同時(shí)量子比特之間還需通過耦合器互聯(lián)。在二維芯片上，隨著量子比特?cái)?shù)量的增加，布線復(fù)雜度呈非線性增長(zhǎng)。特別是當(dāng)需要實(shí)現(xiàn)高連接度時(shí)，中心區(qū)域的比特控制線必須繞過外圍比特，導(dǎo)致芯片面積急劇擴(kuò)大。

串?dāng)_問題同樣不容忽視。串?dāng)_指量子比特之間的互相干擾，會(huì)導(dǎo)致量子態(tài)退相干，且隨著比特?cái)?shù)量的增加呈非線性增強(qiáng)。串?dāng)_可分為三類：經(jīng)典串?dāng)_，即量子比特控制信號(hào)頻率過近導(dǎo)致的干擾；量子串?dāng)_，即本應(yīng)關(guān)閉的比特耦合未完全關(guān)斷；全局串?dāng)_，即來自外部環(huán)境的未知物理過程（如宇宙射線、聲子傳播）的干擾。為避免串?dāng)_，需采取更大隔離區(qū)、精心設(shè)計(jì)的屏蔽結(jié)構(gòu)，或在器件層面優(yōu)化耦合器性能，使比特間耦合開關(guān)更徹底地關(guān)斷。改進(jìn)測(cè)控系統(tǒng)，尤其是優(yōu)化頻率分配，也有助于降低并行執(zhí)行雙比特門時(shí)的串?dāng)_。

器件良品率問題是量子芯片制造的另一大障礙。從面積來看，量子芯片的面積應(yīng)與量子比特?cái)?shù)量成線性關(guān)系。但由于布線和串?dāng)_問題，實(shí)際芯片面積往往隨量子比特?cái)?shù)量增長(zhǎng)而顯著超線性，接近平方增長(zhǎng)。量子比特對(duì)缺陷極其敏感，哪怕1%的失敗率都會(huì)使整個(gè)系統(tǒng)不可用。芯片內(nèi)部或表面的缺陷可能與量子比特耦合，降低其相干時(shí)間。在微納加工領(lǐng)域，芯片面積越大，良品率越低，大面積芯片的制造難度呈指數(shù)增加。對(duì)于超導(dǎo)量子芯片，盡管其制造過程可借用半導(dǎo)體工業(yè)的成熟設(shè)備和工藝流程，但量子比特對(duì)制造缺陷的極端敏感性使得良品率問題成為巨大挑戰(zhàn)。

面對(duì)布線、串?dāng)_和良品率問題隨量子比特?cái)?shù)量增加而非線性惡化的情況，直接在一塊芯片上構(gòu)造百萬量子比特幾乎不可能。為此，模塊化設(shè)計(jì)與片間互聯(lián)成為新思路。先構(gòu)造數(shù)千個(gè)物理量子比特的小芯片（Chiplet）模塊，再通過片間互聯(lián)技術(shù)連接這些小芯片，形成可靠的邏輯量子比特。這樣一來，單片的工程挑戰(zhàn)從數(shù)百擴(kuò)展到數(shù)千，難度大幅降低，更具可行性。

然而，這一思路也帶來了新問題。量子比特必須放在10毫開爾文左右的低溫環(huán)境里工作。若將每個(gè)Chiplet分別放置在獨(dú)立的稀釋制冷機(jī)中，實(shí)現(xiàn)Chiplet之間的互聯(lián)需將信號(hào)線從一個(gè)制冷機(jī)的低溫環(huán)境引出到室溫，再進(jìn)入另一臺(tái)制冷機(jī)的低溫環(huán)境。這種“低溫?室溫?低溫”的信號(hào)傳輸路徑會(huì)引入較大的熱負(fù)載和噪聲，破壞量子比特的狀態(tài)。若所有Chiplet都放在同一臺(tái)稀釋制冷機(jī)里，則需要一臺(tái)功率極其龐大的稀釋制冷機(jī)來容納數(shù)千個(gè)Chiplet，而制造這樣的大規(guī)模稀釋制冷機(jī)本身就是全新挑戰(zhàn)。

未來，要么找到抑制跨稀釋制冷機(jī)互聯(lián)噪聲的新方法，要么在稀釋制冷機(jī)的規(guī)模化上取得突破。就目前的科學(xué)和工程現(xiàn)狀來看，研發(fā)更大功率、更大空間的低溫稀釋制冷機(jī)似乎是更可行的方向。

若采用Chiplet設(shè)計(jì)加片間互聯(lián)的方案，量子芯片層面需要跨越的障礙是將單片量子比特從數(shù)百擴(kuò)展到數(shù)千。好消息是，半導(dǎo)體工藝仍在持續(xù)進(jìn)步。例如，可借鑒先進(jìn)封裝中的3D堆疊工藝來制造量子芯片，提高布線密度和互聯(lián)能力。同時(shí)，超導(dǎo)材料工藝的優(yōu)化、多路復(fù)用設(shè)計(jì)、芯片架構(gòu)設(shè)計(jì)的改進(jìn)（如更高效的耦合器、更合理的頻率規(guī)劃）也將助力突破這一關(guān)口。

目前，單個(gè)小芯片從數(shù)百到數(shù)千個(gè)物理量子比特的階段雖難度不小，但主要是工程瓶頸，整體前景較為樂觀。IBM已造出單片擁有1000個(gè)物理量子比特的芯片，但由于芯片面積大，量產(chǎn)時(shí)將面臨良品率及芯片內(nèi)量子比特可靠性的挑戰(zhàn)。受限于當(dāng)前技術(shù)，暫時(shí)還無法制造出能夠破解RSA-2048的百萬量子比特計(jì)算機(jī)。不過，業(yè)界普遍認(rèn)為，到203X年，或許能見證這種量子計(jì)算機(jī)的誕生。