在人工智能計(jì)算領(lǐng)域，NVIDIA與AMD的競(jìng)爭(zhēng)已進(jìn)入白熱化階段。兩家科技巨頭正對(duì)下一代AI架構(gòu)進(jìn)行深度優(yōu)化，試圖在功耗控制、內(nèi)存帶寬、制程工藝等核心指標(biāo)上建立技術(shù)優(yōu)勢(shì)。據(jù)行業(yè)分析機(jī)構(gòu)SemiAnalysis披露，AMD即將推出的Instinct MI450系列與NVIDIA的Vera Rubin架構(gòu)將展開(kāi)直接對(duì)話，這場(chǎng)較量可能重塑AI加速器的市場(chǎng)格局。

AMD高管Forrest Norrod在內(nèi)部會(huì)議中透露，MI450產(chǎn)品線將實(shí)現(xiàn)"米蘭時(shí)刻"般的突破。這個(gè)比喻源自EPYC 7003系列服務(wù)器處理器帶來(lái)的市場(chǎng)變革，暗示新架構(gòu)將在性能與能效比上實(shí)現(xiàn)質(zhì)的飛躍。更引人注目的是其技術(shù)路線選擇——MI450將完全基于AMD技術(shù)棧構(gòu)建，而非采用NVIDIA的解決方案。這種戰(zhàn)略轉(zhuǎn)向顯示出AMD在AI計(jì)算領(lǐng)域的自信提升。

技術(shù)參數(shù)的持續(xù)升級(jí)印證了這場(chǎng)競(jìng)爭(zhēng)的激烈程度。SemiAnalysis獲得的工程數(shù)據(jù)顯示，MI450X的總功耗（TGP）較初版設(shè)計(jì)增加200W，而NVIDIA Rubin架構(gòu)的功耗也相應(yīng)上調(diào)500W至2300W。內(nèi)存帶寬方面，Rubin從每GPU 13TB/s提升至20TB/s，這種參數(shù)競(jìng)賽反映出雙方為爭(zhēng)奪性能制高點(diǎn)所做的努力。行業(yè)分析師指出，這種技術(shù)指標(biāo)的同步提升，預(yù)示著AI加速器市場(chǎng)將進(jìn)入新的技術(shù)迭代周期。

在芯片互聯(lián)技術(shù)領(lǐng)域，AMD正醞釀重大突破。其Zen 6架構(gòu)將首次采用臺(tái)積電InFO-oS（基板集成扇出）封裝技術(shù)，配合重分布層（RDL）設(shè)計(jì)，徹底革新芯片間通信方式。這項(xiàng)變革在Strix Halo APU上已初現(xiàn)端倪，該產(chǎn)品通過(guò)在芯片下方中介層布置并行線路，取代了傳統(tǒng)的SERDES（串行器/解串器）架構(gòu)。

傳統(tǒng)SERDES方案存在顯著缺陷：串行轉(zhuǎn)換帶來(lái)的時(shí)鐘恢復(fù)、均衡處理等開(kāi)銷(xiāo)導(dǎo)致功耗增加，數(shù)據(jù)流轉(zhuǎn)換引發(fā)的延遲影響計(jì)算效率。AMD新方案通過(guò)寬并行端口實(shí)現(xiàn)芯片間通信，消除了序列化/反序列化過(guò)程，既降低了功耗又減少了延遲。技術(shù)驗(yàn)證顯示，這種架構(gòu)在保持信號(hào)完整性的同時(shí)，將整體帶寬提升了數(shù)倍。

但技術(shù)革新也帶來(lái)新挑戰(zhàn)。多層RDL設(shè)計(jì)增加了封裝復(fù)雜度，片下空間的布線優(yōu)先級(jí)需要重新規(guī)劃。盡管如此，行業(yè)觀察家認(rèn)為AMD在Strix Halo上實(shí)現(xiàn)的D2D互連突破，為其Zen 6架構(gòu)奠定了技術(shù)基礎(chǔ)。這種從底層架構(gòu)開(kāi)始的創(chuàng)新，可能幫助AMD在AI計(jì)算領(lǐng)域縮小與競(jìng)爭(zhēng)對(duì)手的技術(shù)差距。

市場(chǎng)研究機(jī)構(gòu)指出，隨著HBM4內(nèi)存、臺(tái)積電N3P制程工藝等技術(shù)的普及，AI加速器的技術(shù)差異將逐漸縮小。AMD過(guò)去因產(chǎn)品迭代周期滯后導(dǎo)致的市場(chǎng)劣勢(shì)，可能因Vera Rubin架構(gòu)的加入而改變。這場(chǎng)技術(shù)競(jìng)賽不僅關(guān)乎硬件性能，更將決定未來(lái)AI計(jì)算生態(tài)的技術(shù)標(biāo)準(zhǔn)走向。