人工智能硬件領域迎來重大突破——美國多所高校聯合企業研發的新型三維計算機芯片，在性能測試中展現出遠超傳統二維芯片的潛力。這款采用垂直堆疊架構的芯片通過創新設計，成功突破了困擾行業多年的“內存墻”瓶頸，為未來高性能計算設備的發展開辟了新路徑。
與傳統平面芯片將所有組件布置在單一平面的設計不同，新芯片采用類似摩天大樓的垂直堆疊結構。其關鍵超薄組件通過多層疊加實現空間利用最大化，內部垂直布線系統則如同高速電梯網絡，能夠同時處理大規模數據傳輸。這種架構不僅使互連密度達到創紀錄水平，更通過將存儲單元與計算單元緊密交織，從根本上解決了數據傳輸速度與計算速度不匹配的問題。
參與研發的卡內基梅隆大學助理教授Tathagata Srimani解釋道：“傳統芯片的數據傳輸路徑就像單行道，而我們的設計相當于建造了多層立體交通網絡。通過垂直集成內存與計算單元，數據傳輸效率得到質的提升，這直接解決了長期制約芯片性能的內存墻難題。”該團隊通過硬件測試證實，原型芯片性能已達到同類二維芯片的4倍，而對更高堆疊層數的仿真測試顯示，在處理人工智能任務時性能提升可達12倍。
這項突破性成果由斯坦福大學、卡內基梅隆大學、賓夕法尼亞大學和麻省理工學院的工程師團隊，與半導體制造企業SkyWater Technology共同完成。研究特別針對人工智能系統對硬件性能的苛刻需求進行優化，通過縮短數據傳輸距離和增加垂直通道，在提升吞吐量的同時將單位操作能耗降低至傳統架構難以企及的水平。測試數據顯示，該設計在能效-延遲乘積（EDP）這一關鍵指標上，有望實現100至1000倍的優化。
賓夕法尼亞大學助理教授Robert M. Radway用城市規劃類比這項創新：“我們同時攻克了內存墻和微縮墻兩大挑戰，就像在計算領域建造了曼哈頓。通過垂直方向的密集集成，我們在更小的空間內實現了更強大的功能。”研究團隊特別選取meta開源LLaMA模型的任務進行測試，驗證了芯片在真實人工智能工作負載下的性能優勢。
盡管學術界此前已有3D芯片研究，但此次成果首次在商業晶圓代工廠成功制造出具備明確性能優勢的實用化產品。斯坦福大學Subhasish Mitra教授指出：“這種架構革新為芯片制造開啟了新時代，只有通過此類突破，才能滿足未來人工智能系統對硬件性能千倍提升的需求。”隨著研發團隊對更高堆疊層數技術的持續探索，這項創新有望推動人工智能硬件進入全新發展階段。
